您好，你使用过stratix 10的芯片吧，我目前使用芯片遇到下载问题。FPGA型号1SG280LU2F50E2LG
编译环境Quartus II 20.1
定义
output TBE0n,
电路中TBE0n连接在BANK 7A的AF16管脚，该BANK是3.0V信号
在Pin Planner中，如果把TBE0n连接在AF16，I/O Standard选择3.0-V
编译通过，但是下载到FPGA板时，下载sof到9%时
Error message received from device:Detected interal error. Contact Intel Applications for further assistance. (Subcode 0x002D, Info ix00000000, Location 0x00010800)
1、把TBE0n连接在AF16，I/O Standard选择3.0-V LVTTL，同样，编译通过，下载sof出现同样的问题。
2、把TBE0n连接在AF16，I/O Standard不选，编译后自动变成3.0-V LVCMOS，同样，编译通过，下载sof出现同样的问题。
3、怀疑编译器的问题，换成了Quartus II 21.3，重新编译后，下载sof时出现同样的问题。
4、删除工程中的所有I/O，只保留TBE0n，并且把TBE0n连接在AF16，编译通过，下载sof出现同样的问题。
5、如果TBE0n不选择任何I/O，只设置I/O Standard选择3.0V，编译通过，下载sof出现同样的问题。
6、把TBE0n改成
inout AF16
重复上述过程，编译通过，下载sof出现同样的问题。
7、如果换成其它的变量（比如output UART_RESET,），把UART_RESET换成AF16，编译通过，下载sof出现同样的问题。
总之，工程里只要I/O Standard出现任何一个3.0-V的管脚，编译通过，下载sof出现同样的问题。
利用上述编译后的SOF文件生成JIC文件，能够正常烧写到电路板的FLASH中，但是不能启动，说明烧写的JIC文件没有启动。
如果把TBE0n设置I/O Standard选择1.8V，Location选择任何一个1.8V的BANK任何一个管脚，或者TBE0n设置I/O Standard选择1.8V，不设置任何管脚，编译通过，而且下载sof正常，下载的sof能够正常运行，并且采用该sof生成的JIC文件也能够正常烧写，JIC文件能够正常启动。
--
FROM 219.217.246.*