水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:请教:fpga读并口NandFlash的DQ数据/DQS时钟疑问
7楼
|
BJZHTY
|
2021-12-30 15:36:45
|
展开
用过NV-DDR接口,100MHz的IO,用IDELAY控制DQS延时,但有个问题是采样第一个数据时会有错误,不知道怎么解决,NV-DDR2应该可以用Warmup Cycles可以解决第一个数据错误问题
--
FROM 223.104.38.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版