嗯，您这个是高速时钟采样的方法，
但DQ[7:0]是个多位宽的信号，
对它采用“高速clk打2拍”，是否有采到数据跳变沿的风险呀？

【 在 netvideo (netvideo) 的大作中提到: 】
是异步DDR吗？异步的可以用高速时钟clk对DQS、DQ打两拍为DQS2、DQ2，以后都在高速时钟clk的时钟域处理。
然后对DQS2做上下边延检测,用检测的信号锁数据。

clk  __/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  \__/  

DQS ___/           \___________/           \___________/           \___________/          

DQ  ===X           X           X           X           X           X           X           X          

DQS1________/           \___________/           \___________/           \___________/          

DQ1 ========X           X           X           X           X           X           X          

DQS2______________/           \___________/           \___________/           \___________/          

DQ2 ==============X           X           X           X           X           X           X          
U   ______________/      \________________/      \________________/      \________________/      

D   ___________________________/      \________________/      \________________/      


【 在 katyusza 的大作中提到: 】
: ___     ___     ___     ___
: DQS     _________|   |___|   |___|   |___|   |__________
:         _________ ___ ___ ___ ___ ___ ___ ___ ___ ______
: ...................
--
修改:netvideo FROM 125.69.13.*
FROM 159.226.52.*

嗯，确实是，汗 >_<

【 在 Qlala (Qlala) 的大作中提到: 】
我觉得你这个事 完全是自己给自己找不痛快

如果是低速操作 就老老实实用高倍时钟采dqs/dq

如果是高速数据 就用iddr idelay去做相位调整

你现在是把一种高速接口运行在1/10的频率上
而fpga的资源显然不适合这样操作

【 在 katyusza 的大作中提到: 】
: 遇到个问题，百思不解，还请版上各位朋友不吝赐教了
: 并口nand Flash在 Data output cycle 会输出DDR双沿的DQS时钟和DQ数据，
: 比方说，我只读8个字节数据，波形如下：
: ...................
--
FROM 159.226.52.*