水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
返回
1/1
|
转到
主题:[有偿求助]vivado时序收敛floorplan优化
1楼
|
Jarod
|
2022-04-14 08:49:05
|
展开
时钟?逻辑级数多少?
还有一种可能是模块内部congestion 这样的话pblock 反倒效果不一定好
【 在 doonny 的大作中提到: 】
: vivado工程时序收敛,纯在问题:部分net delay过大,需要做好floorplan避免模块之间布线干扰。微信13691092543,价钱面议。
--
FROM 121.69.2.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版