不用吧，verilog是严格的树状结构，也没全局变量，重入之类的，架构自己都能看的出来。
--
FROM 117.136.52.*