最近用mig7_ddr调试DDR3遇到个奇怪问题，在读取DDR的过程中，某个是时刻app_rdy会拉低，后面就一直保持为低状态，除非重新复位DDR；而且看了拉低的时候基本上地址就在同一个位置，请问大家遇到过这样的问题吗？FPGA芯片是xc7k160t，DDR是MT41K128M16
--
FROM 223.104.43.*