大家好，问题终于解决了。问题点有点偏，可能对多数情况借鉴意义不大。但是还是简述一下，做个总结。

问题出在从.sof文件转换成.jic文件的软件上。
如前所述，我用了两块一样的板子来调试，程序有两个，用master和slave来代指。
slave工程是由复制master工程文件夹并修改了其中一个文件功能生成。
在“从.sof文件转换成.jic文件的软件”中有一项是选择.sof文件。我原以为这个文件是相对目录，所以slave工程自动指向了新的.sof文件。但实际这个软件采用的是绝对目录，也就是说它还是引用的master工程的.sof文件，而且软件里没有这个文件的目录信息。所以这就导致了生成了.jic文件其实一直是不对的,一直是master工程一样的.jic。。所以导致每次上电功能都不正确，而重新下载.sof功能又正确了。。。

再次感谢大家的帮助！





【 在 idnil 的大作中提到: 】
: 谢谢回复，
: 单纯的硬件复位不会引起重校准操作。上电或者进行校准寄存器使能操作才行。
: 今天没什么进展。又试了一次在fpga上电前留2s以上的时间给外部参考时钟稳定，还是没见效果。
: ...................
--
FROM 121.69.2.*