今年上半年做过半年的pcie，猜测你的问题是发送端和接收端的时钟频率偏差比较大导致的。一般在误差范围内，收发器内的elastic buffer可以补偿两端的时钟偏差，过大则可能有问题。
仅供参考哈，也是serdes初学。
【 在 utopiaworld (utopiaworld) 的大作中提到: 】
: 感觉像两边时钟不同源，但是你又说用的cdr恢复时钟
: 【 在 qic625 的大作中提到: 】
: : 最近调试7系列GTH，发现接收端偶发有丢数情况，一帧(2KB)只丢4BYTE(1个时钟拍)，接收端时钟用的是CDR数据恢复时钟。排查了一周了，不知道怎么排查了，请教各位大佬指导一下。
: : 说明一下：板子两端都是7系列fpga，线速率4.25G。
--
FROM 106.121.133.*