我做的pcie线缆项目，收发两端不能同源，所以跟你的情况相似，这个时候，两端参考时钟的偏差需要弹性buf补偿，降速可以解决，倒是更像频差的问题，看看能不能减少两端时钟偏差。

另外你传输介质是什么？传输介质会引入额外jitter。
  
【 在 qic625 (ericle) 的大作中提到: 】
:  谢谢回复。目前GT收发两端时钟不同源，弹性buffer能解决这种问题吗？或者可以调哪些参数呢？还有个情况是，把线速率降到2G，通讯就没有误码。
:  【 在 Dever 的大作中提到: 】
:  :    
:  : 今年上半年做过半年的pcie，猜测你的问题是发送端和接收端的时钟频率偏差比较大导致的。一般在误差范围内，收发器内的elastic buffer可以补偿两端的时钟偏差，过大则可能有问题。    
--
FROM 124.64.100.*