是的，指令设计可以尽量简单，是用作加速器而不是cpu，所以还有主cpu如何操作fpga加速器的问题。从加速器的角度，希望“寄存器”尽量多，VLIW尽量宽，用满fpga到板载内存的带宽,

理想中是用上Xilinx virtex ultrascale+ hbm的好几百GB带宽hbm
【 在 richardR 的大作中提到: 】
: 本科生课程设计用fpga实现5级流水线的难度，唯一有点价值的就是pcie接口实现dma那部分；啥指令区就是片上bram；m也就是VLIW；ALU加减乘除用ip就行了；好简单的作业……
--
FROM 76.117.145.*