这样也不是不行，但是感觉它不美啊，不漂亮啊~~
我感觉自己这个也不是啥高大上的需求，
我觉得肯定有简洁、漂亮的方法来解决它 >,<

【 在 captainjiang (lj) 的大作中提到: 】
如果用一个频率更高的FPGA内部时钟，比如100MHz同时对DQS DQ进行采样，再寻找合适的DQ采样点呢？
--
FROM 159.226.52.*