水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 请教:fpga读并口NandFlash的DQ数据/DQS时钟疑问
katyusza
|
2021-12-31 19:26:38
|
嗯,多谢提醒,调试的时候我留意一下。
【 在 BJZHTY (BJZHTY) 的大作中提到: 】
用过NV-DDR接口,100MHz的IO,用IDELAY控制DQS延时,但有个问题是采样第一个数据时会有错误,不知道怎么解决,NV-DDR2应该可以用Warmup Cycles可以解决第一个数据错误问题
--
FROM 159.226.52.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版