谢谢各位回复,  FPGA内部用两个模块是因为 两个模块分别写的,最近才需要整合到一起, 懒的重新写了,  最后解决是 到顶层 top层 在inout, 里面模块 把inout 拆成 in 和out
【 在 richardR 的大作中提到: 】
: 输出正常给值，输入要给高阻。
--
FROM 202.122.36.*