扯淡，VHDL过于电路了，verlog简单太多
【 在 huaiqing 的大作中提到: 】
: 学过pascal没
: 用vhdl 无缝衔接
: 发自「快看水母 于 23127PN0CC」
--
FROM 106.3.194.*