水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
主题:Re: 请教各位怎么版本控制
veriloghdl
|
2026-04-24 22:56:04
|
git+bc
【 在 zzlthuscu 的大作中提到: 】
: FPGA 代码写了前前后后 纵向写了 好多版本, 还有很多横向的版本, 由什么软件可以把两个文件夹里的很多.V .VHD 文件 很方便的列出不同之处吗? 我现在都是用notepad 逐个打开每个 .v文件 然后compare, 感觉效率太低了, 各位大佬都是怎么搞定像版本的
: --
:
: FROM 120.245.47.* [北京–昌平区 移动]
--发自 ismth(丝滑版)
--
FROM 111.193.6.*
上一篇
|
下一篇
|
同主题上篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版