Logic design verification intern 需求：1人
【部门】IC设计部(北京)
【岗位职责】
Receiver design and verification；
I2C design and verification;
8051 design and verification;
FPGA platform verification。
【任职要求】
在校硕士，微电子，通信以及相关专业，至少6个月实习周期；
具备一定的通信系统基础知识及verilog语言基础。
【应聘方式】
投递邮箱：liup@shhic.com
主题设置：“姓名”+“职位名称”+“学校”
联系人：刘先生
--
FROM 210.76.112.*