工作职责：
1. 协助完成算法模块HLD（High Level Design）文档，负责完成算法模块LLD（Low Level Design）文档；
2. 负责RTL代码编写、仿真、上板调试；
3. 负责FPGA时序及资源优化，解决开发中遇到的timing和congestion等问题。

技能要求：
1. 熟悉数字电路设计，有良好的电子相关技术和数学基础；
2. 熟练掌握Verilog等开发语言，熟悉Xilinx, Altera FPGA开发flow；
3. 熟练使用Vivado, Quartus, ISE, ModelSim等相关开发工具及环境；
4. 具有FPGA硬件加速设计经验者优先。

工作时长要求：
每周保证至少10小时投入工作。

工作地点：
Home office，常驻地最好在北京，方便线下交流。

薪酬：
待遇优厚、面议。

招聘人数：
2~3名

联系方式：
简历请发送至：leofanxiong@gmail.com

团队介绍：

北京智隐科技股份有限公司是隐私计算的先行者。公司专注于为大规模人工智能算法设计隐私计算的软硬件服务，让数据安全的计算和流通。智隐科技是目前国际上少数几家系统掌握了隐私计算软硬件协同研发核心技术的企业之一，能提供云边端一体，软硬件协同，隐私训练推理融合，具备统一生态的硬件设计平台和系统软件服务。公司产品应用于服务器厂商和产业公司，面向互联网，金融，交通，保险和制造等领域的隐私计算应用场景，保障数据安全。

智隐科技团队来自国内外顶尖高校和芯片大厂，包括康奈尔大学，布朗大学，卡内基梅隆大学，纽约大学，清华大学以及中科院，具有很强的研发能力。公司已经获得奇绩创坛种子轮融资，现招聘2-3名兼职FPGA工程师。录取者将向首席硬件工程师汇报工作。加入我们，你将有机会和领域的顶尖学者/工程师合作，发表高水平的科研论文，参与公司研发，并有机会全职加入公司。
--
FROM 120.245.132.*