综合的安综合的加密
仿真的按仿真的加密
提供两套

顶层port单独提供就好了
【 在 wswwater 的大作中提到: 】
: 请教各位一下。想给hdl代码加密，用xrun加密出来的vp文件是否给vcs仿真器用？
: 另外发现，加密后，verilog 代码中module 中的port 也没了。 用什么option可以保留interface ？
--
修改:Qlala FROM 106.39.50.*
FROM 106.39.50.*