水木社区手机版
首页
|版面-微电子技术(METech)|
新版wap站已上线
返回
1/1
|
转到
主题:verilog激励中,这两种赋值怎么不同?
5楼
|
BourneJason
|
2021-01-13 10:37:27
|
展开
激励1用的是非阻塞赋值,改成阻塞赋值就可以跟激励2一样的效果了
【 在 Schrooman 的大作中提到: 】
: 代码是这样:
: always @(posedge clk or negedge rst_n)
: if (!rst_n)
: ...................
--
FROM 221.217.88.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版