- 主题:开源高性能RISC-V处理器“香山”问世
Chisel有工具可以转换成Verilog, 然后后面的流程就都一样了。Berkeley BOOM 开源项目就是用Chisel写的，已经流片10来次了，主频上到1GHz没问题。SiFive有不少的Risc-V IP，应该都是基于Chisel开发的。国内有不少研发Risc-V IP的公司，估计也是基于Chisel开发的，流片那是一点问题都没有
【 在 volsky 的大作中提到: 】
: Chisel可以流片？
:
--
FROM 49.7.64.*
其实感觉还好，毕竟是开源项目，不是商业项目，而且ppt里面提到还经过了FPGA验证。从经验上来说，11级pipeline在28nm做到1.3GHz应该问题不大。哪怕做到1GHz,性能上也应该超过了其它Risc-V开源的核
【 在 rtossystem 的大作中提到: 】
: 没流片就这么高调感觉不太好啊
--
FROM 49.7.64.*
肯定会有一些影响吧，目前能做到这个性能的估计不多。不过对低端的risc-v IP影响估计不大，毕竟IoT里面需要这么高性能的少
【 在 MichaelLiu 的大作中提到: 】
: 香山开源，会影响另几家做risc-V的 生意不？
:
--
FROM 49.7.64.*
这个看着是后端外包的招标，没想到12nm的后端外包价格这么高。不过从指标来看，感觉还行，没什么过分吹牛的地方
【 在 ericking0 的大作中提到: 】
: 这是啥，怎么越看越觉得不靠谱呢？
:
--
FROM 114.240.90.*
感觉也没什么吧，这个核从指标看就是先注重性能，功耗并不是在第一位，能外包出去为啥不外包？中科院计算所的长处应该是在前端设计，正好可以集中力量做好该做的，不能指望一个开源的核自己把所有的事情全做了。当初Berkeley Boom里面的浮点单元部分还是直接用的另外一个Berkeley 开源项目Hardfloat的东西呢，也没见有人说什么。个人感觉，对中科院计算所的这种开源尝试还是应该鼓励，没必要吹毛求疵
【 在 ericking0 的大作中提到: 】
: PR外包还好，
: 综合STA外包也认了；
: 低功耗设计也外包，这也太说不过去了吧？
: ...................
--
FROM 49.7.64.*