看了招标文件，应该已经准备流片了把。。 12nm..
http://www.ccgp.gov.cn/cggg/zygg/zbgg/202010/t20201013_15225493.htm

3、具体技术和服务指标要求
3.1  物理设计要求
3.1.1* 物理设计采用14nm/12nm工艺标准，金属层不多于10层；
3.1.2* 单片Die面积不大于72mm?；
3.1.3* 芯片采用Flip Chip封装；
3.1.4# 物理设计需支持芯片能运行不低于1GHz的主频范围；
3.1.5# DDR4接口总线时钟频率不低于2066MHz；
3.1.6# 功耗：典型工作条件下不高于10W；
3.1.7 支持单个Die至少6个时钟域的物理设计；
3.1.8 支持单个Die至少2个电压域的物理设计；
3.1.9 单Die片上存储容量不低于4MByte；
3.1.10 支持使用专业的数字工具实现布局布线和提取增强功能，使用静态分析工具进行时序、信号完整性分析、功耗等分析，使用验证工具支持DRC、LVS以及高级金属填充、电压相关检查和设计功能；
3.1.11# 物理设计完成时间：2021年1月1日前完成初版，2021年2月15日前完成优化版；
--
FROM 116.236.47.*