这个也是tcl开发的吧，跟modelsim一样卡顿
【 在 braveboys 的大作中提到: 】
: hdl designer不能解君忧？好久没用了
: 【 在 pcal 的大作中提到: 】
: : 最近接手一个项目，verilog代码(行为级)写的乱七八糟，各种名字相似的reg，wire，看得头都大了。有没有什么编辑器或查看器，可以方便的查看代码的？比如查看定义，查看调用情况的？  
: ...................
--来自微水木3.5.11@PCT-AL10
--
FROM 117.136.38.*