参考大牛文章：
https://cloud.tencent.com/developer/article/1676306谈到Glitch Power 通常一定会聊到的两个问题是：
Glitch Power 在设计中占多大比例：这是个无解的问题，这完全依赖于设计特性，通常data path 越长Glitch power 越大，但占多大比例取决于设计特征、工艺、工作场景等。
如何优化Glitch Power, 在《Glitch, Glitch, Glitch》中罗列了一串论文跟若干种方式，其中看似最有效的是logic balance —— 而logic balance 要涉及到在哪个corner, 在哪种应用场景去做balance, 还要考虑在logic balance 插入的cell 所消耗的功耗是否小于所消除的Glitch Power? 另一个问题是，logic balance 一定是需要仿真波形的，而在新工艺点，不论是AOCV 还是SOCV 都无法将variation 部分精确地写到SDF 中，那么后仿的精度偏差是无法避免的，那得出的波形是否可以真实的反应实际工作场景？等等这些因素，让Glitch Power 的优化几乎成了玄学的一个分支，它属灵！也许最有效的手段还是要从架构算法设计入手，让懂电路的人写精致的代码！
--
FROM 183.193.36.*