- 主题:请问这种RTL写法是正确的么？ 信号的复位值是一个变量？
既然可综合，而且arm的cpu也有这种写法， 那么怎么能知道电路和仿真的差别在哪呢？
【 在 ucom 的大作中提到: 】
: 可以这么写，也可以综合，但要注意实际电路的情况有可能和仿真器的结果有差别，arm的cpu里面见过这种写法
: 请问这种写法是正确的么？ 信号的复位值是一个变量？
: 综合后是个什么样子?
: ...................
--
FROM 218.82.140.*
bw_32是一个wire， 源头是个寄存器然后经过简单的组合逻辑生成的bw_32
【 在 PrimeTime 的大作中提到: 】
: bw_32是个什么类型？wire？reg ?
:
--
FROM 218.82.140.*
非常恳请您来解惑。希望不吝赐教
【 在 lyfwill 的大作中提到: 】
: 对于这种基本概念都没搞明白的问题，确实是太菜了，根本不值得讨论。随便翻本verilog教材第一章就有讲
: :
: - 来自「最水木 for iPhone14,2」
--
FROM 218.82.140.*
呵呵，要不您先试一下再说
这种写法，能不能仿真？能不能综合？综合后的电路什么样？后面DFT的时候会不会有问题？我觉得verilog教材第一章写不下
【 在 lyfwill 的大作中提到: 】
: 对于这种基本概念都没搞明白的问题，确实是太菜了，根本不值得讨论。随便翻本verilog教材第一章就有讲
: :
: - 来自「最水木 for iPhone14,2」
--
FROM 223.104.41.*
异步复位要么是1要么是0，因为stdcell就是这么做的。异步复位用变量的话，综合出来是啥？除非是parameter或者genvar之类的。否则工具(vcs spyglass dc之类的)应该会报错。
【 在 atlandis 的大作中提到: 】
: bw\_32是一个wire， 源头是个寄存器然后经过简单的组合逻辑生成的bw\_32
: --
发自「今日水木 on K40」
--
FROM 119.36.10.*
我本来也觉得会报错，或者有warning，但是vcs nlint dc 这三个我试过warning都没有，而且 formal 也是success。。。。
【 在 jthuster 的大作中提到: 】
: 异步复位要么是1要么是0，因为stdcell就是这么做的。异步复位用变量的话，综合出来是啥？除非是parameter或者genvar之类的。否则工具(vcs spyglass dc之类的)应该会报错。
: 发自「今日水木 on K40」
--
FROM 218.82.140.*
那看来是我见识少了，有没有看下综合出来是什么样的电路？一起学习下。
【 在 atlandis 的大作中提到: 】
: 我本来也觉得会报错，或者有warning，但是vcs nlint dc 这三个我试过warning都没有，而且 formal 也是success。。。。
: --
发自「今日水木 on K40」
--
FROM 119.36.10.*
如果产生bw_32的逻辑，在复位的时候是个固定值，可能也没什么问题吧
【 在 jthuster 的大作中提到: 】
: 那看来是我见识少了，有没有看下综合出来是什么样的电路？一起学习下。
: 发自「今日水木 on K40」
--
FROM 175.152.51.*
复位输出跟bw_32再或了一下吧，我觉得。
【 在 jthuster 的大作中提到: 】
: 那看来是我见识少了，有没有看下综合出来是什么样的电路？一起学习下。
: 发自「今日水木 on K40」
--
FROM 222.209.74.*
本身没啥问题吧，就是timing需要特别处理，不要给后端找麻烦
--
修改:rtossystem FROM 34.98.235.*
FROM 34.98.235.*