- 主题:请教：1秒钟3亿个脉冲的计数，用什么处理器？
用FPGA可以吗？
系统是有7-8路脉冲一起进来，
每一路信号最快1秒钟3亿个脉冲的样子
要求每一路都准确计数并存储。
用啥？
DSP好像不行，一般计数器只有16位
--
FROM 125.120.140.*
应该说300M，说3亿还得数数
--
FROM 124.127.222.*
要看这个脉冲是什么样子的，比如是规整的方波，最高频率 300M，还是频率不确定，最小时间间隔约等于1/300M？不过不是确定频率的话，还有同步的问题，还要看最小脉冲宽度是多少，仔细想想还挺复杂的
--
FROM 167.220.255.*
难道不是应该考虑这个计数器多宽吗？32位cnt，可撑不了多长时间。48位cnt的话，fpga可不一定能300mhz。64位cnt的话，需要考虑一下实现
【 在 lxku 的大作中提到: 】
: 300M的速度不算高，随便找个上G的serdes，应该就可以把信号收下来。
:
--
FROM 220.196.192.*
频率不确定，
最小时间间隔约等于1/300M
最小脉冲宽度就是上面这个
【 在 juking 的大作中提到: 】
: 要看这个脉冲是什么样子的，比如是规整的方波，最高频率 300M，还是频率不确定，最小时间间隔约等于1/300M？不过不是确定频率的话，还有同步的问题，还要看最小脉冲宽度是多少，仔细想想还挺复杂的
--
FROM 125.120.140.*
FPGA采300M毫无压力。
要注意是要用能支持到300M的pad。单端的pad通常没法达到这个速度，要用LVDS或者下面有人说的serdes。这样会涉及到前端输入电路怎么做。
至于计数器位数，用FPGA的话不需要考虑这个问题，想多少位就多少位，很简单的逻辑就可以实现。
【 在 hitmanman 的大作中提到: 】
: 用FPGA可以吗？
: 系统是有7-8路脉冲一起进来，
: 每一路信号最快1秒钟3亿个脉冲的样子
: ...................
--
FROM 103.235.148.*
谢谢！
【 在 haveidea 的大作中提到: 】
: FPGA采300M毫无压力。
: 要注意是要用能支持到300M的pad。单端的pad通常没法达到这个速度，要用LVDS或者下面有人说的serdes。这样会涉及到前端输入电路怎么做。
: 至于计数器位数，用FPGA的话不需要考虑这个问题，想多少位就多少位，很简单的逻辑就可以实现。
: ...................
--
FROM 36.19.53.*