水木社区手机版
首页
|版面-微电子技术(METech)|
新版wap站已上线
返回
1/1
|
转到
主题:Verilog语言疑问
11楼
|
BourneJason
|
2024-04-08 11:19:47
|
展开
缩位逻辑运算符,用于判断data里的某几位是否有1(具体哪几位看与data进行与运算的哪几位是1)
【 在 johnfader 的大作中提到: 】
: result =|(data[15:0]& 16`hC820);
: verilog 中=|是什么意思?
--
FROM 112.96.226.*
1/1
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版