缩位或呀，只要有一个bit为1结果就是1



【 在 johnfader 的大作中提到: 】
: result =|(data[15:0]& 16`hC820);
: verilog 中=|是什么意思？
--
FROM 1.80.218.*

正解

【 在 EmperorPiero 的大作中提到: 】
: 一般归约用于判断是否全0
: 这个逻辑就是判断data的指定位是否存在1
:
: ...................
--
FROM 1.80.218.*