在晶圆级芯片堆叠集成中，通常多个芯片通过TSV直接完成电气互联功能，
     针对TSV的典型结构，与普通的不带TSV提取，有3个难点需要解决：

a.     在衬底内部，TSV的寄生电容如何计算得到？
b.     在衬底外部，TSV图形和其它导体的耦合电容如何计算得到？
c.     如何把多个芯片分别提取的网表合并得到完整的网表？


     附件是我们提出解决方案，供参考。
--
修改:edaeda FROM 114.250.171.*
FROM 114.250.171.*
附件(1.9MB) 3DIC中的TSV寄生参数提取流程_2021年8月版本.pdf