问题基本是对的，但是技术细节基本是错的。
intel CEO今年也直接承认了自己10nm技术路线的失败，公开表示上一代节点进展顺利信心太足导致步子太大扯着了。
文中提到的两个问题，钴互联工艺跟硬度没有关系，主要是整个后端工艺集成。同时钴仍然需要阻挡层，只是把以前的liner/seed合并成了一层。Contact Over Active Gate本身也并不是问题。总体来说就是盲目乐观。比如定下巨大的尺寸缩减目标，在M0/M1的EM还没有差到必须要替换铜的时候就折腾大动作。
当然印度这一条完全无法反驳
【 在 aitech 的大作中提到: 】
: 比如钴互联，Contact On Active Gate，台积电和三星没有走这条路
: https://www.sohu.com/a/270780295_465984
--
FROM 73.67.212.*