Chisel有工具可以转换成Verilog, 然后后面的流程就都一样了。Berkeley BOOM 开源项目就是用Chisel写的，已经流片10来次了，主频上到1GHz没问题。SiFive有不少的Risc-V IP，应该都是基于Chisel开发的。国内有不少研发Risc-V IP的公司，估计也是基于Chisel开发的，流片那是一点问题都没有

【 在 volsky 的大作中提到: 】
: Chisel可以流片？
:
--
FROM 49.7.64.*