水木社区手机版
首页
|版面-微电子技术(METech)|
新版wap站已上线
展开
|
楼主
|
同主题展开
|
溯源
|
返回
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
主题:Re: 一个cycle内信号跳变多次导致power太大
shhier
|
2021-10-18 12:14:58
|
先做一轮set_min_delay/set_max_delay来constrain。但一定有paths满足不了。
写一个脚本,report_timing到每个flop的end point,计算得到最大最小path的timing offset。
然后对于offset比较大的paths,手动插入don't touch的buffer来balance timing。
--
FROM 27.115.119.*
上一篇
|
下一篇
|
同主题上篇
|
同主题下篇
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版