所以分数字和模拟部分啦，应该除了usb的phy，其余的都可以verilog写出来
【 在 leadu 的大作中提到: 】
: USB4.0、M1这种大ip，开发的话光用verilog这种rtl语言就行了么？中间会不会有些结点工艺无法用hdl表述
--
FROM 222.70.79.*