量产和paper work还有很长距离
不知道你认为16Gbps serdes好做的理由是啥？
1.有发货1000万颗芯片以上吗？
2.DFE/FFE架构如何降低功耗？数字cdr如何提升freq track 性能和降低功耗？
3.整个link ISI如何解决？loss 有多少db？是否支持EFC？
4.CTLE 如何解决中频段增益？配合DFE流程难点？
5.TXPLL LC tank如何提升RJ，IQ mismatch和duty 如何calibration，性能指标多少？
6.SAFF如何提升性能？
7. 整个link jitter 指标如何分配？
8.测试结果如何？CTS 是否pass？
9. link 建立辅助电路如何设计？
10.T/RX PSRR和封装 pcb噪声如何考量？
11.支持哪些协议？测试结果如何？PVT 如何考虑？ATE测试时间和内环如何优化？eye Open monitor如何设计？

听听兄台高见，一起探讨下


【 在 Caviar 的大作中提到: 】
: md, 16G serdes就好意思收费
:
--
修改:A398899093 FROM 60.177.184.96
FROM 60.177.184.96