系统级到什么程度？数字部分处理器规模个数？工艺节点？以鄙人观察，国际混合信号巨头之一，在cosim上也很纠结。模拟设计一般不愿意屈尊做很多cosim。数字背景缺乏对模拟的深刻理解。很多时候，花了不少时间，真能在cosim发现的问题，也有限。最后也是怨声载道。当然，完全不做也不合适。本质上这是个复杂的系统问题，我指cosim本身。仿真上，模拟这边，层次化建模: 晶体管级，component，理想器件，verilog-a, real-number, systemverilog等等; 数字这边，gate-level, rtl, system-c。两边合在一起，c, matlab等等。如何交叉级联，某一种组合方式，要验证解决的问题是什么？层次不同，仿真速度精度差距巨大。实现层面上，模拟要不要mpw, 数字是不是fpga, 上不上帕拉丁，等等还是那个问题，看我们要解决关注什么问题。这一点，我觉得国际巨头也不见得真的做得都好。当然，国际巨头厉害的是，积累多，专家多，流程相对扎实。积累多，让你做新产品出问题可能性降低; 专家多是出了问题，真有大牛出来解决; 流程相对扎实这一点，基本保证里，不出弱智问题，虽然有时候挺费时间的。单看一点，比如cosim，未必多好。但是合在一起，厉害地方就显出来了。
个人粗浅理解，欢迎讨论，勿拍。
- 来自 水木社区APP v3.5.7
【 在 DrWolfII 的大作中提到: 】
: 相当复杂，不是模块级，是系统级。
--
FROM 223.104.3.*