这种情况能反映到数字逻辑仿真上吗？

【 在 ruiqide 的大作中提到: 】
: 除了多驱，还有一种可能性，信号变化频率超过了buffer输出稳定需要得时间，也就是buffer负载太大，需要很长时间建立到稳定得0或者1，但是还没稳定，输入又变了。
--
FROM 101.80.54.*