给定LDPC生成矩阵G或稀疏矩阵H，在FPGA上实现编码。

实现特点：
1. verilog语言，工期1个月左右
2. 流水线设计，数据吞吐量大
3. 接口灵活，可以根据需要调整模块输入和输出接口时序

欢迎进一步沟通，可以提供已完成编码的案例。
站内联系！
--
FROM 114.245.97.71