- 主题:为什么RUST突然很火，在2020年的trend中都排行第一
eda的gui反正不debug也没人看…
恶心归恶心，估计客户呼声也不高…
【 在 kknd1399 的大作中提到: 】
: 嗯，我觉得eda真应该迁移到qt上面
: tk这的那些破gui都运行效率底下
--
FROM 123.120.107.*
你看c++（尤其是14之后的）元编程，再看看Verilog，能干个啥啊
有多少人搞过生成Verilog的in-house工具，
就是多少个缺少compile time feature的例子。
【 在 eematlab 的大作中提到: 】
: 你说的compile time feature举些例子呢
: 发自「今日水木 on PCT-AL10」
--
FROM 123.120.107.*
hls c++ 在表达并发控制的时候还是有一些受限。
不过胜在表达和设计迭代效率。
用template做个模型，
数据类型随意换，FIFO宽度核心循环要求的cycle数
等等通过数据类型的 class triat 就传进去了。
【 在 eggcar 的大作中提到: 】
: 这个项目其实目的就是这个，pyverilog是基础工具，用来parse verilog得到ast，或者基于ast生成verilog代码。
: veriloggen这个就是基于pyverilog封装了一层更好看的语法来生成verilog...既然是基于python封装的，那就可以用全功能的python来做更复杂的抽象...但是到底好不好用 我也没深入用过，至少demo看起来不错，上面那个demo生成的verilog代码长这样：
: [code=delphi]
: ...................
--
FROM 123.120.107.*