当年学verilog的时候还专门学习了状态机优化。
跟公司的同事大家比的是同样的状态机，
谁用的寄存器最少
后来发现这玩意儿就是个屠龙技，
机器自动优化的结果已经很不多了，
大部分手动优化的东西可读性很差，
最关键是公司也不缺这多十几二十的寄存的成本。
最后感觉白学了。。。

【 在 DreamDreams 的大作中提到: 】
: 高手就不应该在简单问题上用复杂方法，用户量低的时候
: 正确性、可读性显然更重要，考虑点可升级性就够了，甚至不考虑也无所谓
: 因为绝大多数项目没机会转正。
: ...................
--
FROM 39.144.228.*