vhdl比verilog更啰嗦
【 在 philbloo 的大作中提到: 】
: vhdl 没写过 但是 verilog 的啰嗦 还有综合的速度 我受不了 问过做硬件的同事 都说没什么大不了的 我没话说
:
: #发自zSMTH@Moto Z3 Play
--
FROM 222.90.57.*