水木社区手机版

水木社区手机版

同主题|文摘|保留

Re: mpeg-2的解码过程需要的时钟为何是27mhz的呢？
109 2007-03-27 featured
Re: 问两个关于xilinx FPGA的两个初级问题？
108 2007-03-27 InterRonaldo
Re: mpeg-2的解码过程需要的时钟为何是27mhz的呢？
107 2007-03-27 featured
Re: 想让复位信号持续几个周期怎么办？
106 2007-03-27 feitengyu
Re: 弱问:有三态与门么? 在FPGA里可实现么?
105 2007-03-26 frankrick
Re: 等待一个信号变化应该怎么写？
104 2007-03-24 lijiangshui
Re: 请教一下使用PLL的跨时域设计
103 2007-03-23 flyingcowboy
Re: 哪里能下到VHDL的标准？
102 2007-03-22 i8O86
Re: 有关FPGA的资源使用问题
101 2007-03-22 staryi
Re: 请问ALTERA Byteblaster II的问题
100 2007-03-20 catworm
Re: 还有一个关于综合的问题
99 2007-03-19 frankrick
Re: 还有一个关于综合的问题
98 2007-03-19 Zipper
Re: 关于rom和LUT的问题
97 2007-03-19 newbeesile
Re: 关于rom和LUT的问题
96 2007-03-19 simpleboy
Re: 还有一个关于综合的问题
95 2007-03-19 Zipper
Re: 关于rom和LUT的问题
94 2007-03-19 newbeesile
Re: 关于rom和LUT的问题
93 2007-03-19 liqiyue
● 关于rom和LUT的问题
92 2007-03-19 simpleboy
Re: 在综合布局布线上有些不太清楚
91 2007-03-18 frankrick
Re: 在综合布局布线上有些不太清楚
90 2007-03-18 tongfuli
Re: 请问什么是“组合环“？
89 2007-02-13 frankrick
Re: 关于chipscope的问题
88 2007-02-06 grassleaf
Re: 关于chipscope的问题
87 2007-02-06 BLC
● 总结下设计时估计Altera公司FPGA最大功耗办法
86 2007-01-30 snowcharm
Re: 想在FPGA里做一个函数，实现一些图形，该从哪里着手？
85 2007-01-19 bamrest
● [公告] 任命 cind 为 FPGATech/可编程器件技术版版主 (转载)
84 2007-01-13 SYSOP
● 关于VHDL和Verilog的区别的一点心得，一家之言……
83 2007-01-11 intermilan00
Re: 有没有fpga内嵌ad的？
82 2007-01-06 Zipper
● 低成本FGPA应用越走越广
81 2007-01-05 dancingblood
Re: 菜鸟问题：synthesis和map分别进行了什么优化？
80 2007-01-04 frankrick

BYR-Team©2010. KBS Dev-Team©2011 登录完整版