水木社区手机版

水木社区手机版

同主题|文摘|保留

● 菜鸟请教关于管脚串扰的问题
702 2009-09-29 l2l2
● google老久也没找到
701 2009-09-30 topsmooth
● FPGA editor 里怎么删除一个net呢
700 2009-09-30 pizzafool
● 跟obigeyes唱对台戏：有人玩儿EDK和microblaze么?
699 2009-09-14 report
● ISE 10 怎么关掉编译完成发邮件那个弹出窗
698 2009-09-14 flyingcowboy
● 实测Altera PCI core性能的问题
697 2009-09-15 linuxfans
● PCI/PCIe的带宽都怎么测量的？
696 2009-09-15 nba23
● 问个dual pin的问题
695 2009-09-15 kennyU
● FPGA里面有没有异步RAM啊？
694 2009-09-15 civili
● FPGA启动配置芯片选择问题
693 2009-09-15 celesius
● Altera的乘法器问题
692 2009-09-15 lvbaohua
● itjob 10304
691 2009-09-15 Rainny
● quartus使用向导生成的文件如何才能在Synplify中使用？
690 2009-09-16 feitengyu
● 后仿真的问题，请教
689 2009-09-16 superthinker
● Verilog 的real型寄存器如何使用啊？
688 2009-09-16 LiangFen2006
● 求校内同学下载个标准：ieee488.2
687 2009-09-16 swping
● QUARTUS如何生成网表
686 2009-09-17 BESSA
● 请教一个Xilinx ISE的问题
685 2009-09-17 wpx05
● 求教Planahead，怎么导入一个P&R过的Pblock呢
684 2009-09-17 pizzafool
● 谁用过DDR2 @ Altera的请进？
683 2009-09-17 oBigeyes
● 一个bank内的VREF是都要接到一块么？
682 2009-09-17 heartfield
● 求一个8位输入 32位输出的 vhdl代码
681 2009-09-18 politefish
● 想用FPGA+DA+VCO做一个锁相环，有相关经验的大哥来看看
680 2009-09-18 gahang
● 【求助】选择一块FPGA的理由
679 2009-09-18 malatang
● 今天X家研讨会
678 2009-09-18 BourneJason
● A家的DQ/DQS引脚和普通IO有什么区别么
677 2009-09-19 slice
● 分配引脚之后出现的问题
676 2009-09-08 Hepin
● altera的ram效率是不是要比xilinx的差啊
675 2009-09-08 lvbaohua
● 有虚拟FPGA吗？（硬件加速仿真）
674 2009-09-09 jlqsczw2007
● 求助：如何实现9.8304M时钟倍频
673 2009-09-09 carsonny

BYR-Team©2010. KBS Dev-Team©2011 登录完整版