水木社区手机版
首页
|版面-可编程器件技术(FPGATech)|
新版wap站已上线
同主题
|
文摘
|
保留
首页
|
上页
|
下页
|
尾页
|
35/40
|
转到
● 正在做一个视频BT.656的FPGA程序
162 2008-07-15
smthvipuser
● 一个关于环境变量的问题
161 2008-07-15
iauto
● 时序约束的问题
160 2008-07-15
Henry14
● protel中自制PCB元件LQFP封装格式应该选哪一个呢 (转载)
159 2008-07-16
wangyaopw
● io引脚做时钟引脚
158 2008-07-16
O08
● 请问这个错误怎么消除
157 2008-07-16
Scofield9
● 有在Verilog里用过dumpvars的吗?
156 2008-07-16
katyusza
● 请大家推荐一本verilog的好书吧?
155 2008-07-17
tjromaprince
● 开发板不用的引脚设置成啥比较安全?
154 2008-07-17
darui
● xilinx下载问题
153 2008-07-17
stoaalsh
● 这个综合结果有意思
152 2008-07-17
BESSA
● 同样的文件,在Quartus里仿真结果会不同吗?
151 2008-07-17
keanoi
● 若问VHDL中的进程问题
150 2008-07-17
slice
● 弱问mif怎样转成vhdl
149 2008-07-17
Scofield9
● FPGA IO口输出时钟的问题~
148 2008-07-17
tomato1
● 关于寄存器数组
147 2008-07-18
sszhang
● 问一下modelsim中如何打印出调试信息
146 2008-07-18
slice
● 请推荐Altera的一款芯片吧,谢谢!
145 2008-07-18
mmforever
● 用Quartus II 7.0 编译时候说 授权文件不支持该器件?
144 2008-07-18
mmforever
● modelsim功能仿真的怪异现象
143 2008-07-18
geniisun
● ise编译modelsim的库为什么不会更改modelsim.ini?
142 2008-07-19
wjie
● 我只会用逻辑语句编程
141 2008-07-19
sh600118
● 有没有现成的编码器程序?
140 2008-07-19
mmforever
● FPGA的时序约束问题
139 2008-07-19
yxgong
● 输入输出速率同步问题
138 2008-07-20
soyvv
● 问一个关于速度分析的问题
137 2008-07-20
flyfish27
● 请问怎样提高实现时的最高频率
136 2008-07-20
xuyongustc
● 有没有这样的设备:串口复制一入二出 (转载)
135 2008-07-21
jumanji
● 有带HDLC接口的2层交换芯片吗
134 2008-07-21
anplayboy
● 请教VHDL的语法问题
133 2008-07-21
slice
首页
|
上页
|
下页
|
尾页
|
35/40
|
转到
选择讨论区
首页
|
分区
|
热推
BYR-Team
©
2010.
KBS Dev-Team
©
2011
登录完整版