水木社区手机版

经典|文摘|保留

本版有猎头么？(1)
2009-03-10 wtososlu|2009-03-16 sunjie789789
Quartus中是否有对应于ISE的编写VHDLtestwave文件测试波形方法(0)
2009-03-15 wisdompeak|2009-03-15 wisdompeak
一个很奇怪问题，关于ISE(0)
2009-03-15 yaolf2002|2009-03-15 yaolf2002
各位怎么验证板子上fpga片子的电气特性啊？(2)
2009-03-13 RocPeng|2009-03-15 RocPeng
请问这样写有问题吗 verilog(0)
2009-03-14 HurricaneIII|2009-03-14 HurricaneIII
ISE 8.2综合出错，高手请进(4)
2009-03-07 fiann|2009-03-13 InterRonaldo
入门以后如何提高？(1)
2009-03-13 dodoyz|2009-03-13 feitengyu
关于I2S接口相关方面这样的设计思路是否可行？(1)
2009-03-13 feitengyu|2009-03-13 eaglefanxp
我想实现取n个sample做平均(9)
2009-03-11 topsmooth|2009-03-13 mimosaxixi
VHDL是不是有个函数可以找序列最小值的位置？(0)
2009-03-13 topsmooth|2009-03-13 topsmooth
alteral FPGA 的clk输入可以用作普通输入引脚不？(4)
2009-03-01 tomato1|2009-03-13 sunfic
关于for循环的使用问题(1)
2009-03-12 ljgkd|2009-03-12 BLC
关于时钟的一个问题(7)
2009-03-11 smthvipuser|2009-03-12 hutcoffee
关于PRBS并行产生器设计(0)
2009-03-12 ljgkd|2009-03-12 ljgkd
关于Riviera的问题(0)
2009-03-11 cucmi|2009-03-11 cucmi
请教一个fork join的问题(1)
2009-03-10 Boge|2009-03-11 wuketom
请教一个ALTERA的PLL问题(0)
2009-03-11 Pinder|2009-03-11 Pinder
[转载]如何将一个pulse从一个时钟域传递到另外一个时钟域。(5)
2009-03-10 feitengyu|2009-03-11 lpgy
在激励文件中应该如何实现用读取16进制文件的形式读入这些数据(3)
2009-03-10 feitengyu|2009-03-11 lpgy
SDRAM的吞吐量如果想最优化一般会如何处理？（最快读写）(9)
2009-03-09 feitengyu|2009-03-10 BLC
144管脚的Cyclone III FPGA 底部那个大焊盘是干嘛的呢？(5)
2009-03-09 tomato1|2009-03-10 lier
FPGA设计与验证初级项目实训生(1)
2009-03-09 unbj|2009-03-10 unbj
高薪聘请“DSP/FPGA开发培训讲师”(0)
2009-03-09 yesjjf|2009-03-09 yesjjf
高层次的设计工具和代码自动生成的效率几何？(8)
2009-03-04 darui|2009-03-08 darui
我用写的UART模块做发送接收数据测试中遇到的问题(6)
2009-03-04 feitengyu|2009-03-08 O08
看xilinx应用文档中DCM的问题(4)
2009-03-05 bigaward|2009-03-08 Lagolas
cpld 能实现iic的透传么？(26)
2009-03-05 soas|2009-03-06 mauriceyu
如何通过综合工具综合后给出的一个报告修改优化自己的设计？(0)
2009-03-06 feitengyu|2009-03-06 feitengyu
simulink能翻译成vhdl？(12)
2009-03-03 topsmooth|2009-03-06 topsmooth
有没有用于I2S接口的测试模型？(0)
2009-03-05 feitengyu|2009-03-05 feitengyu