水木社区手机版

经典|文摘|保留

如何让debussy定时自动trace?(1)
2009-01-15 cmdstt|2009-01-16 pizzafool
请教个奇怪的问题，关于VHDL中if语句的，谢谢(10)
2009-01-13 misboy|2009-01-15 vagrom
请问可以把一个net（verilog port） loc到fpga的两个pin上吗？(7)
2009-01-12 sandyhan|2009-01-13 sandyhan
spartan-3A DSP 开发板(1)
2009-01-12 superursine|2009-01-13 xuelu
Re: Xilinx的PCIe方案可以跑多快频率？(24)
2009-01-13 原帖已删除|2009-01-13 jtyx
altera FPGA 的内部用户逻辑是否可以重启FPGA自身呀？(1)
2009-01-12 goalgoalgoal|2009-01-12 swping
弱问：ASIC，FPGA，CPLD之间的区别(1)
2009-01-11 Fitz|2009-01-12 feitengyu
求FPGA高手帮忙，关于时序分析和数据采集的(11)
2008-12-29 masan|2009-01-10 a277654882
问一个关于如何公用总线的问题(10)
2009-01-07 feitengyu|2009-01-10 feitengyu
verilog 语法错误请教(6)
2009-01-08 designer007|2009-01-09 designer007
altera的FPGA里有专门的浮点运算电路么？(6)
2009-01-09 report|2009-01-09 methadone
那些语句是可综合的(0)
2009-01-09 enjoyfate|2009-01-09 enjoyfate
求助：有没有这样子的开发板(1)
2009-01-09 chuanlang|2009-01-09 yaolf2002
问一个功耗开销的问题--同样的工艺(0)
2009-01-09 soundofsky|2009-01-09 soundofsky
fpga一上电所有寄存器自动清零么？(13)
2009-01-05 sold|2009-01-09 oxyaphia
【新新新来的】求教，Verilog(9)
2009-01-06 Ligasome|2009-01-08 katyusza
VERILOG程序中使用$DISPLAY 但是在脚本区（TRANSCRIPT）中却看(3)
2009-01-07 liuchencalay|2009-01-07 BLC
cpld的gsr管脚的问题(0)
2009-01-07 winz|2009-01-07 winz
请教高手关于quartus中Design Partitions的问题(0)
2009-01-07 slice|2009-01-07 slice
为何I2C仿真SDA与SCL输出始终是高阻态？(11)
2009-01-05 feitengyu|2009-01-05 frankrick
有用过这个DAC的吗？(0)
2009-01-05 xiaoyj617|2009-01-05 xiaoyj617
ALTERA FPGA可以对配置自己的EPCS器件进行写操作吗？(1)
2009-01-05 goalgoalgoal|2009-01-05 i8086
高手过来看看这个图用什么画的(3)
2008-12-30 slice|2009-01-04 feitengyu
JTAG接口怎样连接不同类型器件？(4)
2009-01-02 guoyk2004|2009-01-04 BSD
QuartusII 8.1 license(6)
2009-01-03 davywb|2009-01-04 ArnoldChow
请推荐vhdl全面介绍的书(2)
2009-01-03 enjoyfate|2009-01-03 LeuSe
从器件地址与寄存器地址的问题(10)
2008-12-31 feitengyu|2009-01-02 wisder
新年快乐(2)
2009-01-01 tulaa|2009-01-01 frankrick
I2C-Master Core Specification中Transmit register与Receive r(8)
2008-12-29 feitengyu|2008-12-31 BLC
配置数据写到FLASH？(0)
2008-12-31 niga|2008-12-31 niga