水木社区手机版

水木社区手机版

经典|文摘|保留

icsky被取消在FPGATech版的发文权限(0)
2008-10-25 smartboy2004|2008-10-25 smartboy2004
新手求助ACTEL反熔丝问题。(4)
2008-10-19 zhaoqingfifa|2008-10-25 foureyesdog
请教问题:在CPLD里如何产生一对差分信号?(0)
2008-10-25 yangtianxi|2008-10-25 yangtianxi
求救，ise生成implement design 时出错，不知道改怎么解决。(0)
2008-10-25 mtbk|2008-10-25 mtbk
关于virtex5的MAC模块(2)
2008-10-24 fbc1|2008-10-24 JJxDD
ISE自带的异步FIFO的IP核如何调用？(32)
2008-10-22 astrodl|2008-10-24 report
求8分频代码(34)
2008-10-07 astrodl|2008-10-24 astrodl
问一个verilog状态机的问题(3)
2008-10-23 Analog|2008-10-24 smartboy2004
求教：下面这行代码怎么不能实现啊(8)
2008-10-12 fanaticism|2008-10-24 iamachild
求助：SignalTap抓出来的时钟分频信号异常(27)
2008-10-16 sanlu|2008-10-23 oBigeyes
向xupv2p嵌一个linux内核，请问那有什么指导材料之类的(2)
2008-10-23 godofstupid|2008-10-23 cstar
请问：什么样的约束才算一个完备的约束呢？(0)
2008-10-22 yuxl06|2008-10-22 yuxl06
时序冲突求助(2)
2008-09-16 sonneson|2008-10-22 sonneson
timingdesigner哪里有下啊？(3)
2008-08-30 Henry14|2008-10-22 guoyu
请问：stratixII输出管脚I/O的摆率在quartus中怎么调整？(1)
2008-10-15 yuxl06|2008-10-22 guoyu
写了一个verilog程序，但是结果不行，不能仿真，请看看！(1)
2008-10-12 neworld|2008-10-22 guoyu
寻找懂CC2431模块-ZIGBEE模块的高手(0)
2008-10-22 sitboy|2008-10-22 sitboy
新手上路，想买个开发板(5)
2008-10-09 hillll|2008-10-22 bingbinICE
求高手指路贴！(4)
2008-10-20 alwaysfaint|2008-10-21 smartboy2004
问一个计数器输出检测的问题(1)
2008-10-21 WMDa|2008-10-21 frankrick
xilinx xup的板子上的内存怎样才能test通过(2)
2008-10-10 godofstupid|2008-10-20 iamachild
讨论一下边沿检测吧这个例子看不懂(6)
2008-10-09 CoolChip|2008-10-20 footery
能判断输入的数据在时钟什么沿吗(4)
2008-10-11 anplayboy|2008-10-20 footery
虚拟逻辑分析仪，有什么好的型号？(4)
2008-10-18 BLC|2008-10-20 pizzafool
新手求助Libero8.1环境下仿真问题(3)
2008-10-17 zhaoqingfifa|2008-10-20 yjyzdk
求高手指点，不胜感激(0)
2008-10-19 sunc03|2008-10-19 sunc03
爱立信无线技术（成都）招聘(0)
2008-10-19 ottolee|2008-10-19 ottolee
neusoft网络安全试验室招聘硬件fpga实习生(0)
2008-10-19 kiol|2008-10-19 kiol
弱问：用VHDL写fpga的时候怎么保证hold time?(3)
2008-10-17 mtbk|2008-10-18 frankrick
有了解SAS硬盘接口协议的吗？(0)
2008-10-17 Mecedes|2008-10-17 Mecedes

BYR-Team©2010. KBS Dev-Team©2011 登录完整版