看着刚毕业的同事，做设计时，弱弱的样子， 真的要努力忍住不笑
毕竟，每一个大牛，也经过了从菜鸟慢慢成长的过程。
很耐心地跟Ta讲， 怎么设计数字电路的pipeline， latency多几个clock cycle不要
紧， 只要不影响throughput， 对系统的performance的影响微乎其微
我以为这些基础知识，学校都讲过的呢。
对于我来说，一个上午就可以完成的工作量， 新手工程师，可能需要一周时间。
好在我比较机智，事先分配活的时候， 把相对容易的活分配给别人， 难的活自己挑，
这样对进度的影响可以大大降低。
--
修改:kharkov FROM 113.201.254.*
FROM 113.201.254.*