薪资：面议
有意者简历发送到：yafang.song@ia.ac.cn
简历格式：岗位+姓名


招聘职位一：FPGA开发
招聘对象：社招或者应届生
工作职责：
1、研究智能算法在FPGA平台上的设计、移植与应用；智能算法的集成电路IP设计；嵌入式系统设计。
2、智能传感器、多传感器融合处理，专用领域智能加速计算，图像视频及数字信号处理。
岗位要求：具有1~4技能或5~6技能或7~10技能
1、熟悉Xilinx FPGA设计、开发流程和仿真技术，熟悉时序分析基础知识；
2、熟悉Verilog语言，可使用ISE/Vivado或SDX设计软件，熟悉Modelsim等仿真软件；
3、熟悉FPGA上的程序设计、移植及优化；
4、熟悉FPGA高速IO接口设计，如SRIO、PCIe、10G/40G以太网、 DDR等；
5、有复杂算法IP设计及仿真验证经验；
6、熟悉集成电路设计软件。
7、熟悉Xilinx Zynq系列的使用与编程，尤其熟悉xilinx软核microblaze以及ARM的使用与编程；
8、熟悉嵌入式操作系统；
9、熟悉C/C++、Python，具有上位机调试软件编写经验；
10、熟悉以太网协议栈lwip；
11、硕士或博士。



招聘职位二：高速硬件电路设计
招聘对象：社招或者应届生
工作职责：参与智能硬件系统或标准硬件设计；高速电路链路仿真；射频及模拟电路设计。
岗位要求：至少满足1~6中的两项。
1、熟悉板级、系统级电源、时钟设计或熟悉模拟电路设计，具有模数混合及复杂硬件电路设计经验者优先；
2、熟悉高速电路设计的规则，具有高速电路信号完整性分析与设计相关经验；
3、熟悉模拟电路设计，对信号噪声抑制、宽带抑制及电磁兼容性设计具备理论基础及实践经验；
4、熟悉Cadence的板级开发仿真工具；
5、熟悉电磁场与微波；
6、熟悉板卡及系统热分析、散热设计与结构设计；
7、硕士或博士



招聘职位三：智能算法设计
招聘对象：社招或者应届生
工作职责：系统级智能算法研发
岗位要求：至少满足1~4中的两项
1、熟悉GPU、MIC、多核DSP等的高效开发与并行程序设计；
2、人工智能相关算法基础研究；
3、具有图像/视频、信号处理、数值计算、雷达等方面的研究基础 ；
4、具有良好的C/C++、matlab等编程基础；
5、硕士或博士。


招聘职位四：芯片前端设计
招聘对象：社招或者应届生
工作职责：
1、参与智能处理器的SoC架构和芯片前端流程；
2、负责技术文档与专利撰写。
岗位要求：
1、电子、微电子、计算机相关专业，3年以上相关经验；
2、精通数字芯片逻辑设计/综合/时序分析，有过复杂IP或SOC开发经验；
3、熟悉计算机体系结构，熟悉ARM/X86架构，有过功能单元设计等处理器微架构实际设计实现经验优先；
4、具有实际项目流片经验，有40nm、28nm、16nm及以下工艺流片量产经验者优先；
5、具备较强的文档编写能力，具有团队协作精神和良好的沟通能力。
6、硕士或博士。


招聘职位五：模拟IC设计
招聘对象：社招或者应届生
工作职责：
1、根据项目需求和指标完成模拟IC设计工作；
2、 指导版图设计工作, 完成和维护相关设计文档
岗位要求：
1、电子、计算机、集成电路等相关专业，本科以上学历；
2、熟悉模拟芯片设计流程，有成功流片经验；
3、熟练掌握Virtuoso/Spectre/Hspice等EDA工具；
4、具备的模拟版图设计经验，能够指导版图设计工作；
5、有以下电路设计经验者优先：AD/DA，bandgap，LDO，DC/DC，OPA，PLL等；有单片机和系统设计项目经验者优先；
6、具备较强的电路分析能力，具备良好的沟通能力和学习能力。
7、硕士或博士。



招聘职位六：芯片验证
招聘对象：社招或者应届生
工作职责：
1、根据设计规格，提取功能点和测试点，设计和编写测试用例，完成验证计划编写；
2、搭建模块级和系统级验证环境，执行验证计划，收集并分析覆盖率，完成验证报告编写；
3、协助软、硬件设计人员开展软、硬件相关调试工作；
4、参与芯片研发全周期的验证工作；
5、负责技术文档与专利撰写。
岗位要求：
1、电子、微电子、计算机相关专业，3年以上相关经验；
2、具有数字电路芯片的验证项目工程经验；
3、熟悉System Verilog、UVM验证方法学，熟悉相关 EDA 工具，具备搭建模块级/系统级UVM验证环境能力;
4、具有处理器（CPU/GPU/DSP）的验证项目经历的优先；
5、具备较强的文档编写能力，具有团队协作精神和良好的沟通能力。
6、硕士或博士。


招聘职位七：芯片后端设计
招聘对象：社招或者应届生
工作职责：
1、负责SoC及其子模块的后端实现；
2、负责技术文档与专利撰写。
岗位要求：
1、电子、微电子、计算机相关专业，3年以上相关经验；
2、熟悉大型芯片的place & route流程，尤其是高速电路的实现；
3、有良好的时序收敛经验 (timing closure)，或者精通physical verification；
4、具备较强的文档编写能力，具有团队协作精神和良好的沟通能力。
5、硕士或博士。
--
FROM 219.236.25.*