芯片岗位--ASIC PD Engineer (时序/综合)-上海
工作经验不限, 岗位职级Open, 详细职位描写如下
如何加入我们:
欢迎大家投递简历：tracyw@nvidia.com WeChat: 1751315121
加入NV的N个理由:
1. GPU，人工智能和自动驾驶的全球领导企业, 过去3年, 股票走势强劲
2. 能够直接参与到最先进,最复杂的芯片项目中, 业界最好的工具, 几百万的硬件加速平台任你用
3. 崇尚工程师文化, 重视员工职业发展, 技术岗位的管理岗97%从内部提拔
4. 技术领先, 参与制定众多的行业标准, 同时公司鼓励创新, 鼓励内部流动，从不限制员工发展
ASIC Physical Design团队-上海
我们是谁:
全球团队中的核心团队，NVIDIA上海ASIC-PD团队是除美国总部之外最大的海外团队，团队已经独立完成了数十块芯片的物理整合和时序分析，技术覆盖所有的角落，水平在全球团队中处于领先地位。
作为ASIC-PD的成员，会负责GPU和Tegra产品线的研发，与IP，DFT，PR，Library等各团队紧密合作，完成从RTL freeze到tape out的芯片实现。高品质按计划完成芯片网表，constraint的release。工作内容还包括各模式各层次各corner的时序分析修复，sign off，对流程的优化和改进，以及对新工艺的研究和使用。
关键词:
Synthesis Formal check
Design quality check
Partition
Constraint
Timing corner definition Timing analysis/closure
Timing signoff
Async check: CDC/MTBF/Glitch/reconvergence/async timing.
Lib quality check
Methodology
在这里你可以
1. 参与世界上几乎最大最先进的芯片物理设计，有机会接触了解到从前端设计到后端流片的各个环节，学习最领先的芯片设计知识和方法。
2. 应用多级hierarchical物理设计技术完成超大规模芯片设计。
3. 应用最先进的工艺：选择corner，研究和定义不同corner的参数：ocv，derating，setup/hold margin。
4. 负责最先进的超高速IO物理实现：不仅仅是了解设计，加约束，写流程，收敛时序；还需要预测下一代的时序问题，提出解决方案。
- 27G GDDR物理设计
- CXL/NVLINK 物理设计：最新高速计算数据接口
5. 学习CDC，异步时序设计，异步设计失效是很难检测的失效，多数公司却没有完整的解决方案。
6. 面对最有挑战的芯片设计问题，与ASIC，ANALOG，P&R等设计者紧密合作解决相关问题；技术能力，交流沟通能力，以及团队合作解决复杂问题的能力都能得到充分的发挥和提高。
7. 在完成设计的同时完善流程，提高工作效率，把重复的工作交给工具，把自己的时间集中在有挑战的工作上面。
欢迎这样的你加入我们
1. 微电子、电子工程、计算机等相关专业学士以及以上学位
2. 对静态时序分析，综合，网表质量检查，形式验证，CDC，异步时序分析等的全部和部分有良好的了解，有相关工作经验。
3. 良好的团队合作精神和解决问题的能力
5. 掌握一定的脚本知识，如perl，python，tcl，csh等
6. P&R, ASIC design and DFT etc. knowledge is a plus.
和他们并肩作战
团队有很多20年左右经验丰富的高级工程师，有各个方面的技术专家。我们不但知道怎么做，而且知道为什么这么做，还一直在争取做得更好更容易的路上
--
FROM 203.18.50.*