为毛不锁相？

【 在 ztg (迷迷糊糊) 的大作中提到: 】
: 标  题: Re: 影响全差分运放电路共模抑制比的关键因素
: 发信站: 水木社区 (Wed Sep  8 10:37:56 2021), 站内
:
: 微弱信号，如果CMRR不高，有用信号很容易淹没在环境电磁干扰里。
: 从谱线上看，希望噪声本底尽可能干净，无毛刺。
:
: 【 在 PrimeTime 的大作中提到: 】
: : 为啥需要这么高的CMRR?
:
: --
:
: ※ 来源:·水木社区 http://www.mysmth.net·[FROM: 123.114.100.*]
--
FROM 202.120.14.*

集成电阻的运放也可以提供不同增益的控制，我就做过这种芯片，110dB CMRR
【 在 ztg 的大作中提到: 】
: 这样的话，无解了，因为方案不能使用集成电阻的运放。【 在 rongqiang 的大作中提到: 】: 筛选的电阻只是满足初始精度，还有很多影响量，如yageo RT薄膜电阻，0.01%的都有，但仅焊接就可能导致0.5%的阻值变化，还有其他的温度循环，长期稳定性之类影响。太高精度的可能只能选择集成的电阻的运放，离散的不现实。--FROM 123.114.100.*

来自 RVL-AL09
--
FROM 103.40.221.*