换电路结构,仪放、斩波、自动补偿和锁相放大等。
【 在 ztg (迷迷糊糊) 的大作中提到: 】
: 标 题: Re: 影响全差分运放电路共模抑制比的关键因素
: 发信站: 水木社区 (Mon Sep 13 15:15:31 2021), 站内
:
: 这样的话,无解了,因为方案不能使用集成电阻的运放。
:
: 【 在 rongqiang 的大作中提到: 】
: : 筛选的电阻只是满足初始精度,还有很多影响量,如yageo RT薄膜电阻,0.01%的都有,但仅焊接就可能导致0.5%的阻值变化,还有其他的温度循环,长期稳定性之类影响。太高精度的可能只能选择集成的电阻的运放,离散的不现实。
:
: --
:
: ※ 来源:·水木社区
http://www.mysmth.net·[FROM: 123.114.100.*]
--
修改:redleaves FROM 124.205.76.*
FROM 124.205.76.*